由於被美國制裁，華為至今仍在使用 7 奈米技術打造的處理器。但根據最新爆料顯示，中芯國際（SMIC）可能正在推進其自主研發的N+3製程，其晶體管密度已達125MTr/mm²（每平方毫米 125億個晶體管），如果成真的話，這也代表中芯國際在沒有 EUV 光刻機的情況下製作出接近台積電 5 奈米製程的晶片，而且將會使用在華為的下一代處理器上。
傳中芯國際N+3製程技術突破：下一代華為麒麟9300將使用 5nm
根據中國科技博主「定焦數碼」在微博上的爆料，新曝光的專利資訊中提到的「H210G56」參數，換算後正好對應125MTr/mm²的布線密度，如果屬實基本坐實了中芯國際的 N+3 工藝已達125mtr水準的傳言，這一密度相當於台積電（TSMC）5.5nm 工藝的水準。
中芯國際的 N+3 製程等效於什麼水準？
根據目前技術資料與業界評估，中芯國際的「N+3製程」並非單純以節點尺寸來定義，與台積電及三星等國際晶圓代工巨頭採用的命名方式不同（實際上現在的 N 奈米也跟實際製程無關，比較像宣傳話術，如 Intel 的 10奈米工藝晶體管密度接近台積電 7 奈米，所以命名 Intel 7）。實際上，中芯國際的 N+3 在晶體管密度方面達到 125MTr/mm² 水準，遠超中芯先前的14nm節點（約35MTr/mm²），晶體管密度提升逾250%。
比較之下，台積電的N6製程密度為113MTr/mm²，而三星早期的5nm製程則達到約127MTr/mm²。中芯國際的 N+3 可被視為相當於台積電5.5nm 節點的技術水準，在表現在實際效能功耗比上，業界認為應大致對標台積電的N7P（7nm強化版）及N6。
但儘管晶體管密度進步可觀，但受限於極紫外光（EUV）光刻機被制裁的原因，中芯的 N+3 仍無法完全比肩台積電使用 EUV 技術的 N5/N4 等超先進製程節點。據悉，中芯N+3工藝在效能功耗比方面相較台積電 N5/N4 仍有15%至20%的落差。這種差距主要源於曝光工藝複雜度較高、製程堆疊受限等技術門檻，短時間內不太可能有突破。
麒麟9300：有望首搭N+3工藝？
業界盛傳，華為下一代高階晶片「麒麟9300」極可能將採用中芯的 N+3 製程。先前已有晶片設計專家指出，若麒麟系列搭載該工藝，其綜合性能將有機會逼近高通幾年前的 Snapdragon 888 的水準，雖不夠先進但也足以支撐華為目前中高階智慧型手機的日常使用與AI應用需求。不過至於中芯國際屆時是否真能端出接近台積電 N6 水準的晶片，到時候就知道了。
